مقدمه

مدارهای ترتیبی (Sequential Circuits) یکی از بنیادی‌ترین بخش‌های طراحی سیستم‌های دیجیتال و الکترونیک هستند که در آن‌ها خروجی تنها به ورودی‌های فعلی وابسته نیست، بلکه به حالت‌های قبلی نیز وابستگی دارد. در میان این مدارها، لچ SR (Set-Reset Latch) به عنوان ساده‌ترین عنصر حافظه دیجیتال شناخته می‌شود. این مدار توانایی ذخیره یک بیت اطلاعات را دارد و پایه بسیاری از ساختارهای پیچیده‌تر مانند فلیپ‌فلاپ‌ها، رجیسترها و حافظه‌های دیجیتال محسوب می‌شود.

در این شبیه‌سازی، به بررسی یک نوع خاص از این مدار یعنی لچ SR نوع Set-Dominant در حالت کلاک‌دار (Clocked SR-Latch) پرداخته می‌شود. در این ساختار، سیگنال کلاک نقش کنترل‌کننده فعال‌سازی مدار را ایفا می‌کند و تنها در زمان‌های مشخص، تغییر وضعیت خروجی‌ها امکان‌پذیر است. همچنین ویژگی Set-Dominant به این معناست که در شرایط خاصی که هر دو ورودی Set و Reset به طور همزمان فعال هستند، اولویت با حالت Set خواهد بود.

ساختار کلی لچ SR نوع Set-Dominant

لچ SR کلاسیک از دو ورودی S (Set) و R (Reset) و دو خروجی مکمل Q و Q̅ تشکیل شده است. در حالت عادی، این مدار به صورت ناهمزمان عمل می‌کند، اما در نسخه کلاک‌دار، یک سیگنال کنترل‌کننده (Clock) اضافه می‌شود که اجازه تغییر حالت را تنها در زمان فعال بودن کلاک می‌دهد.

در پیاده‌سازی این مدار در محیط Simscape Electrical، از گیت‌های منطقی مانند AND استفاده می‌شود تا ورودی‌ها تنها در صورت فعال بودن سیگنال کلاک به بخش حافظه داخلی منتقل شوند. این ساختار باعث کاهش نویز و افزایش پایداری مدار در کاربردهای عملی می‌شود.

منطق Set-Dominant در لچ SR

یکی از ویژگی‌های مهم این مدار، رفتار آن در شرایطی است که هر دو ورودی S و R به صورت همزمان در سطح منطقی یک قرار دارند. در حالت‌های مختلف طراحی لچ SR، ممکن است این وضعیت به عنوان حالت نامعتبر (Invalid) در نظر گرفته شود، اما در طراحی Set-Dominant، اولویت با ورودی Set است.

به عبارت دیگر، اگر S = 1 و R = 1 باشد، خروجی Q در وضعیت 1 قرار می‌گیرد و Q̅ برابر 0 خواهد بود. این ویژگی در کاربردهایی که نیاز به اولویت‌دهی به حالت Set دارند بسیار مهم است، زیرا از بروز وضعیت نامشخص جلوگیری می‌کند.

نقش کلاک در عملکرد مدار

در مدارهای کلاک‌دار، سیگنال کلاک به عنوان یک دروازه زمانی عمل می‌کند. در این شبیه‌سازی، ورودی‌های S و R ابتدا از طریق گیت‌های AND با سیگنال کلاک ترکیب می‌شوند. این کار باعث می‌شود که تنها در زمان فعال بودن کلاک، تغییرات ورودی‌ها به لچ داخلی منتقل شوند.

این ساختار مزیت مهمی در سیستم‌های دیجیتال دارد، زیرا از تغییرات ناخواسته در خروجی هنگام نوسانات ورودی جلوگیری می‌کند. به این ترتیب، مدار تنها در لبه یا سطح مشخصی از کلاک واکنش نشان می‌دهد.

پیاده‌سازی در Simscape Electrical

در محیط Simscape Electrical، مدل‌سازی این مدار با استفاده از بلوک‌های منطقی انجام می‌شود. گیت‌های AND برای کنترل ورود سیگنال‌ها به بخش حافظه استفاده می‌شوند و یک ساختار فیدبک داخلی برای حفظ حالت قبلی خروجی‌ها در نظر گرفته شده است.

در این مدل، شرایط اولیه (Initial Conditions) اهمیت ویژه‌ای دارند. این شرایط از طریق دستورات مقداردهی اولیه در سوئیچ‌ها یا بلوک‌های مربوطه به گیت‌های AND منتقل می‌شوند. این کار باعث می‌شود که شبیه‌سازی از یک وضعیت مشخص آغاز شود و رفتار گذرای مدار به درستی تحلیل گردد.

تحلیل رفتار مدار در شرایط مختلف

برای بررسی عملکرد لچ SR نوع Set-Dominant، حالت‌های مختلف ورودی مورد تحلیل قرار می‌گیرد. در حالت اول، زمانی که S = 0 و R = 0 باشد، مدار در وضعیت قبلی خود باقی می‌ماند و هیچ تغییری در خروجی‌ها رخ نمی‌دهد. این حالت به عنوان حالت نگهداری (Hold State) شناخته می‌شود.

در حالت دوم، اگر S = 1 و R = 0 باشد، خروجی Q در وضعیت 1 قرار گرفته و Q̅ برابر 0 خواهد شد. این حالت نشان‌دهنده Set شدن مدار است.

در حالت سوم، اگر S = 0 و R = 1 باشد، خروجی Q به 0 و Q̅ به 1 تغییر می‌کند که نشان‌دهنده Reset شدن مدار است.

اما مهم‌ترین حالت زمانی است که S = 1 و R = 1 باشد. در این شرایط، به دلیل ماهیت Set-Dominant، خروجی Q در وضعیت 1 باقی می‌ماند و مدار به حالت Set منتقل می‌شود. این رفتار از بروز حالت نامعین جلوگیری می‌کند و پایداری سیستم را افزایش می‌دهد.

نقش فیدبک در حفظ حالت

یکی از ویژگی‌های کلیدی لچ‌ها، وجود فیدبک (Feedback) بین خروجی و ورودی است. این فیدبک باعث می‌شود که مدار بتواند وضعیت خود را حتی پس از حذف سیگنال ورودی حفظ کند. در واقع، حافظه داخلی مدار ناشی از همین ساختار فیدبکی است.

در شبیه‌سازی Simscape، این فیدبک به صورت اتصال مستقیم بین خروجی‌های Q و Q̅ به ورودی‌های مربوطه مدل‌سازی می‌شود. این ساختار نقش مهمی در پایداری دینامیکی مدار دارد و رفتار واقعی یک لچ دیجیتال را بازسازی می‌کند.

نتایج شبیه‌سازی

نتایج شبیه‌سازی نشان می‌دهد که مدار در شرایط مختلف ورودی، رفتار مطابق انتظار از یک لچ Set-Dominant کلاک‌دار را ارائه می‌دهد. در حالتی که هر دو ورودی فعال هستند، خروجی Q به طور قطعی در سطح منطقی یک قرار می‌گیرد و خروجی مکمل آن صفر می‌شود.

این نتایج تأیید می‌کنند که طراحی انجام شده در محیط Simscape Electrical به درستی منطق مورد نظر را پیاده‌سازی کرده و قابلیت استفاده در طراحی سیستم‌های دیجیتال پیچیده‌تر را دارد.

بررسی نقش شرایط اولیه در شبیه‌سازی

یکی از نکات مهم در مدل‌سازی این نوع مدارها، تعریف شرایط اولیه مناسب است. در صورتی که شرایط اولیه به درستی تنظیم نشوند، ممکن است مدار در شروع شبیه‌سازی به وضعیت نامشخص یا ناپایدار وارد شود.

در این شبیه‌سازی، شرایط اولیه از طریق تنظیم مقدار اولیه گیت‌ها و سوئیچ‌ها اعمال شده است. این موضوع باعث می‌شود که خروجی‌ها از یک وضعیت منطقی مشخص شروع شده و تحلیل گذرا (Transient Analysis) به درستی انجام شود.

کاربردهای لچ SR کلاک‌دار Set-Dominant

این نوع از لچ‌ها در بسیاری از سیستم‌های دیجیتال کاربرد دارند. از جمله کاربردهای آن می‌توان به استفاده در مدارهای کنترلی، سیستم‌های حافظه ساده، ثبات‌های دیجیتال و بخش‌های اولیه پردازنده‌ها اشاره کرد.

ویژگی Set-Dominant بودن باعث می‌شود که این مدار در سیستم‌هایی که اولویت با فعال‌سازی حالت Set است، عملکرد قابل اعتمادی داشته باشد. همچنین وجود سیگنال کلاک امکان همگام‌سازی با سایر بخش‌های سیستم را فراهم می‌کند.

جمع‌بندی

در این شبیه‌سازی، یک لچ SR نوع Set-Dominant کلاک‌دار با استفاده از بلوک‌های منطقی Simscape Electrical مدل‌سازی و تحلیل شد. نتایج نشان داد که این مدار قادر است در شرایط مختلف ورودی، رفتار پایداری از خود نشان دهد و به ویژه در حالت‌های بحرانی که هر دو ورودی فعال هستند، اولویت را به حالت Set بدهد.

استفاده از سیگنال کلاک در این ساختار، نقش مهمی در کنترل زمان‌بندی تغییرات دارد و از بروز رفتارهای ناخواسته جلوگیری می‌کند. همچنین تعریف صحیح شرایط اولیه در شبیه‌سازی، دقت نتایج را به میزان قابل توجهی افزایش می‌دهد.

در نهایت، این مدل می‌تواند به عنوان پایه‌ای برای طراحی مدارهای پیچیده‌تر دیجیتال در محیط Matlab و Simscape مورد استفاده قرار گیرد و نقش مهمی در آموزش و تحلیل سیستم‌های ترتیبی ایفا کند.